Tìm kiếm
Đang tải khung tìm kiếm
Kết quả 1 đến 1 của 1

    THẠC SĨ Fpga implementation of a viterbi decoder for next generation broadband wireless access systems

    VipHư Trúc Hư Trúc Đang Ngoại tuyến (2601 tài liệu)
  1. Gửi tài liệu
  2. Bình luận
  3. Chia sẻ
  4. Thông tin
  5. Công cụ
  6. Fpga implementation of a viterbi decoder for next generation broadband wireless access systems

    ABSTRACT
    Viterbi algorithm is a well-known maximum-likelihood algorithm for decoding
    convolutional codes. The aim of thesis is to design a FPGA implement Viterbi
    Decoder with high hardware performance and low latency for the next generation
    broadband wireless access systems using VHSIC Hardware Description Language.
    In this design, Viterbi decoder has constraint length K=7 and code rate r=1/2 and
    the trace back length 42. Furthermore, by using tail-biting technique and state
    exchange [13] with some modification, the decoder reduces the complexity and
    minimizes the number of LEs for the main purpose of lower memory usage and
    power saving. To evaluate the performance of designed decoder, a simple digital
    communication chain is designed and implemented on FPGA EP2C35F672C6 of
    DE2 Altera Development and Education Board. This communication chain includes
    QPSK modulation/demodulation system through the Additive White Gaussian
    Noise (AWGN) channel based on combination of Box-Muller method and the
    Central Limit Theorem [2].

    TABLE OF CONTENTS
    Chapter 1. INTRODUCTION . 1
    1.1. Introduction . 1
    1.2. Motivation and Objective . 2
    1.3. Organization 3
    Chapter 2. LITERATURE REVIEW 4
    2.1. Convolutional Codes 4
    2.1.1. General Properties of Convolutional Codes 4
    2.1.2. Generator Polynomials (Gp) . 5
    2.2. Viterbi algorithm 9
    2.2.1. Introduction 9
    2.2.2. The Viterbi Algorithm . 9
    Chapter 3. VITERBI DECODER 15
    3.1. Introduction . 15
    3.2. Viterbi Decoder 16
    3.2.1. Branch Metric Unit . 16
    3.2.2. Add Compare Select Unit (ACSU) . 19
    3.2.3. Survivor Memory Unit (SMU) . 26
    3.2.4. Parallel-In Serial-Out (PISO) . 31
    3.2.5. Implementation result . 33
    Chapter 4. TESTING . 34
    4.1. Introduction . 34
    4.2. Testing System . 34
    4.2.1. Random Generator . 34
    4.2.2. Convolutional Code 37
    4.2.3. Modulator and Demodulator 40
    4.2.4. AWGN channel . 44
    4.2.5. Implementation result . 54
    4.3. Testing System . 55
    4.3.1. Implementation result . 55
    4.3.2. Simulation result . 55
    4.3.3. Debugging Result . 56
    4.3.4. BER Testing 57
    Chapter 5. CONCLUSION AND FUTURE WORKS 60
    5.1. Conclusion . 60
    5.2. Future works 60

    Xem Thêm: Fpga implementation of a viterbi decoder for next generation broadband wireless access systems
    Nội dung trên chỉ thể hiện một phần hoặc nhiều phần trích dẫn. Để có thể xem đầy đủ, chi tiết và đúng định dạng tài liệu, bạn vui lòng tải tài liệu. Hy vọng tài liệu Fpga implementation of a viterbi decoder for next generation broadband wireless access systems sẽ giúp ích cho bạn.
    #1
  7. Đang tải dữ liệu...

    Chia sẻ link hay nhận ngay tiền thưởng
    Vui lòng Tải xuống để xem tài liệu đầy đủ.

    Gửi bình luận

    ♥ Tải tài liệu

social Thư Viện Tài Liệu

Từ khóa được tìm kiếm

Nobody landed on this page from a search engine, yet!

Quyền viết bài

  • Bạn Không thể gửi Chủ đề mới
  • Bạn Không thể Gửi trả lời
  • Bạn Không thể Gửi file đính kèm
  • Bạn Không thể Sửa bài viết của mình
  •  
DMCA.com Protection Status